# DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

010132302 \*\*Image available\*\*

WPI Acc No: 95-033553/199505 Related WPI Acc No: 94-345081

XRAM Acc No: C95-015312 XRPX Acc No: N95-026674

# Semiconductor circuit prepn. at lower cost - by forming monosilicic

#### matrix circuit on substrate

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME ); SEMICONDUCTOR ENERGY

RES CO LTD (SEME ); SEMICONDUCTOR ENERGY LAB CO INC (SEME )

Inventor: TAKAYAMA T; TAKEMURA Y; ZHANG H

Number of Countries: 004 Number of Patents: 006

Patent Family:

Week Main IPC Patent No Kind Date Applicat No Kind Date

JP **6318701** A 19941115 JP 9467982 19940311 H01L-029/784 199505 B

A 19950221 TW 94101947 A 19940307 H01L-021/331 199518 TW 241377

US 5569610 A 19961029 US 94207185 A 19940308 H01L-021/84 199649

US 5614733 A 19970325 US 94207185 A 19940308 H01L-029/76 199718

US 94354502 A 19941212

CN 1099519 A 19950301 CN 94104267 A 19940312 H01L-021/82 199722

US 5783468 A 19980721 US 94207185 A 19940308 H01L-021/84 199836

US 96630628 A 19960410

Priority Applications (No Type Date): JP 9379005 A 19930312; JP 9379004 A 19930312

Patent Details:

US 5569610 A

Kind Lan Pg Filing Notes Application Patent Patent

JP 6318701 A

JP 6267988 TW 241377 JP 6267988

US 94207185 US 5614733 A 13 Div ex

11

JP 6267988

US 5569610 Div ex

JP 6267988 CN 1099519 A

US 94207185 US 5783468 A Div ex

> US 5569610 Div ex

Abstract (Basic): JP 6318701 A

Circuit of a monosilicic active matrix is formed on a substrate.

Activated domain of thin film transistor (TFT) at periphery driving circuit has a catalytic element with concn. of 1x10 power 15-1x10 power 19. Activated domain of TFT at the matrix portion has a catalytic element of less than that of the periphery driving circuit.

USE/ADVANTAGE - The circuit is suitable for liq. crystal display element. It has improved characteristics and can be mass produced at lower cost.

Dwg.1/3

Title Terms: SEMICONDUCTOR; CIRCUIT; PREPARATION; LOWER; COST; FORMING;

MONO; SILICIC; MATRIX; CIRCUIT; SUBSTRATE

Derwent Class: L03; P81; U14

International Patent Class (Main): H01L-021/331; H01L-021/82; H01L-021/84;

H01L-029/76; H01L-029/784

International Patent Class (Additional): G02F-001/1343; G02F-001/136;

H01L-021/20; H01L-021/265; H01L-021/324; H01L-021/336; H01L-027/04;

H01L-031/036; H01L-031/112

File Segment: CPI; EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 04646801

SEMICONDUCTOR CIRCUIT AND ITS MANUFACTURE

PUB. NO.:

**06-318701** [JP 6318701 A]

PUBLISHED:

November 15, 1994 (19941115)

INVENTOR(s): CHIYOU KOUYUU

TAKAYAMA TORU

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

06-067982 [JP 9467982]

FILED:

March 11, 1994 (19940311)

INTL CLASS:

[5] H01L-029/784; G02F-001/1343; G02F-001/136; H01L-021/20;

H01L-021/265; H01L-021/324; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

#### **ABSTRACT**

PURPOSE: To make low-leakage and high-speed compatible by forming a lowleakage FET in an area containing fewer catalytic elements and a high-speed TFT in another area containing more catalytic elements.

CONSTITUTION: After depositing an amorphous silicon film 23 on a silicon oxide film 22 formed on a substrate 21, an area 25 in which Ni is contained at a rate of 1X10(sup 15)cm(sup -3) to 1X10(sup 18)cm(sup -3) is formed by selectively implanting Ni ions into the film 23. After annealing the substrate 21, the formed area is crystallized by irradiating the area with a laser beam. Then a silicon oxide film 27 is formed as a gate insulating film after forming island-like silicon areas 26a and 26b. In addition, Al-gate electrodes 28a, 28b, and 28c and oxide layers 29a, 29b, and 29c are formed. Moreover, after forming an N-type impurity area 30a and P-type impurity areas 30b and 30c, the areas are activated by using a laser annealing method. Successively, picture element electrodes 32 are formed after forming a silicon oxide film 31 and electrode wiring 33a, 33b, 33c, 33d, and 33e are formed.

### (19)日本国特許庁(JP)

# (12) 公開特許公綴(A)

(11)特許出願公開番号

# 特開平6-318701

(43)公開日 平成6年(1994)11月15日


(51)Int.Cl. <sup>5</sup> H 0 1 L 29/784 G 0 2 F 1/1343	識別記号	庁内整理番号 9017-2K	FI	ŧ	技術表示箇所
1/136	500	9119-2K			
		9056-4M	HOIL	·	
		8617—4M	<b>七字子 李</b> 子尔	21/265 B	と終頁に続く
		<b>番食萌水</b>	木萌水 萌水り	【の数8 FD (全 7 頁) 最	Z种貝に成い
(21)出願番号	特願平6-67982		(71)出願人	000153878	
				株式会社半導体エネルギー研究	济
(22)出願日	平成6年(1994)3月11日			神奈川県厚木市長谷398番地	
			(72)発明者	張 宏勇	
(31)優先権主張番号	特願平5-79005			神奈川県厚木市長谷398番地	株式会社半
(32)優先日	平 5 (1993) 3 月12	B		導体エネルギー研究所内	
(33)優先権主張国	日本(JP)		(72)発明者	高山 徹	
				神奈川県厚木市長谷398番地	株式会社半
				導体エネルギー研究所内	
			(72)発明者		<del>141</del>
				神奈川県厚木市長谷398番地	株式会仕干
				導体エネルギー研究所内	

# (54)【発明の名称】 半導体回路およびその作製方法

#### (57) 【要約】

【目的】 薄膜トランジスタ(TFT)の回路において、低リーク電流のTFTと高速動作が可能なTFTを有する半導体回路およびそのような回路を作製するための方法を提供する。

【構成】 アモルファスシリコン膜に密着して触媒元素を有する物質を選択的に形成し、もしくはアモルファスシリコン膜中に触媒元素を選択的に導入し、このアモルファスシリコン膜にレーザーもしくはそれと同等な強光を照射することによって結晶化させる。そして、触媒元素の少ない結晶シリコン領域をアクティブマトリクス回路の画素回路に使用されるTFTに用いる。



#### 【特許請求の範囲】

【請求項1】 基板上に、形成されたモノリシックアクティブマトリクス回路において、周辺駆動回路の薄膜トランジスタの活性領域は $1 \times 10^{15} \sim 1 \times 10^{19} \, \mathrm{cm}^{-3}$ の濃度の触媒元素を有し、前記マトリクス領域の薄膜トランジスタの活性領域の触媒元素の濃度は、前記周辺駆動回路の薄膜トランジスタの活性領域の濃度よりも低いことを特徴とする半導体回路。

【請求項 2 】 請求項 1 において、周辺駆動回路の薄膜トランジスタの活性領域中の触媒元素の濃度は  $1 \times 1$  0  $16 \sim 5 \times 1$  0 17 c m $^{-3}$  であることを特徴とする半導体回路。

【請求項3】 請求項1において、マトリクス領域の薄膜トランジスタの活性領域の触媒元素の濃度は $1 \times 10$   $15 \text{ c m}^{-3}$ 未満であることを特徴とする半導体回路。

【請求項4】 請求項1において、触媒元素は、ニッケル、鉄、コバルト、白金の少なくとも1つであることを特徴とする半導体回路。

【請求項5】 請求項1において、触媒元素の濃度は、 2次イオン質量分析法によって、得られた最小値で定義 されることを特徴とする半導体回路。

【請求項6】 基板上に、形成された複数の薄膜トランジスタを有する半導体回路において、薄膜トランジスタの活性領域中の触媒元素の濃度がもっとも大きなものと、最も小さなものとの比が10倍以上であることを特徴とする半導体回路。

【請求項7】 アモルファス状態のシリコン膜およびそれに密着して触媒元素を有する物質を選択的に形成する第1の工程と、

前記シリコン膜にレーザーもしくはそれと同等な強光を 照射することによって結晶化を促進せしめる第2の工程 と、を有することを特徴とする半導体回路の作製方法。

【請求項8】 アモルファス状態のシリコン膜に選択的に触媒元素を導入する第1の工程と、

前記シリコン膜にレーザーもしくはそれと同等な強光を 照射することによって結晶化を促進せしめる第2の工程 と、を有することを特徴とする半導体回路の作製方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(TFT)とその作製方法、およびこれを複数個有する半導体回路とその作製方法に関するものである。本発明によって作製される薄膜トランジスタは、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上、いずれにも形成される。特に本発明は、モノリシック型アクティブマトリクス回路(液晶ディスプレー等に使用される)のように、低速動作のマトリクス回路と、それを駆動する高速動作の周辺回路を有する半導体回路において効果を発揮する。

[0002]

【従来の技術】最近、絶縁基板上に、薄膜状の活性層. (活性領域ともいう)を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、薄膜状の絶縁ゲイトトランジスタ、いわゆる薄膜トランジスタ(TFT)が熱心に研究されている。これらは、透明な絶縁基板上に形成され、マトリクス構造を有する液晶等の表示装置において、各画素の制御用に利用することや駆動回路に利用することが目的であり、利用する半導体の材料・結晶状態によって、アモルファスシリコンTFTや結晶性シリコンTFTというように区別されている。

【0003】一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるTFTには利用できない。そこで、最近では、より高性能な回路を作製するため結晶性シリコンTFTの研究・開発が進められている。

【0004】結晶半導体は、アモルファス半導体よりも電界移動度が大きく、したがって、高速動作が可能である。結晶性シリコンでは、NMOSのTFTだけでなく、PMOSのTFTも同様に得られるのでCMOS回路を形成することが可能で、例えば、アクティブマトリクス方式の液晶表示装置においては、アクティブマトリクス部分のみならず、周辺回路(ドライバー等)をもCMOSの結晶性TFTで構成する、いわゆるモノリシック構造を有するものが知られている。

[0005]

【発明が解決しようとする課題】図3には、液晶ディスプレーに用いられるモノリシックアクティブマトリクス回路のプロック図を示す。基板7上には周辺ドライバー回路として、列デコーダー1、行デコーダー2が設けられ、また、マトリクス領域3にはトランジスタとキャパシタからなる画素回路4が形成され、マトリクス領域と周辺回路とは、配線5、6によって接続される。周辺回路に用いるTFTは低リーク電流が要求される。それらの特性は物理的に矛盾するものであるが、同一基板上に同時に形成することが求められていた。

【0006】しかしながら、同一プロセスで作製したTFTは全て同じ様な特性を示す。例えば、熱的なアニールによって作製された結晶シリコンを用いたTFT、マトリクス領域のTFTも周辺駆動回路領域のTFTも同じ様な特性であり、画素回路に使用できる低リーク電流と、周辺駆動回路に使用できる高移動度という特性を両立させることは困難であった。また、熱的なアニールと選択的なレーザー照射による結晶化(レーザーアニール)という手段を併用することによって上記の困難を解決することも可能である。この場合には、熱アニールによるTFTをマトリクス領域に、レーザーアニールによるTFTを同辺駆動回路領域に利用できるが、レーザー結晶化によって結晶化したシリコンの結晶性は極めて均一性が低く、特に無欠陥が要求される周辺駆動回路に用

いることは難しかった。本発明はこのような困難な課題 に対して解答を与えんとするものである。

[0007]

【課題を解決するための手段】本発明者の研究の結果、実質的にアモルファス状態のシリコン被膜に微量の触媒材料を添加することによって結晶化を促進させ、結晶化温度を低下させ、結晶化時間を短縮できることが明らかになった。触媒材料としては、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、白金(Pt)の単体、もしくはそれらの珪化物等の化合物が適している。具体的には、これらの触媒元素を有する被膜、粒子、クラスター等をアモルファスシリコンに密着させ、あるいはイオン注入法等の方法によってアモルファスシリコン膜中にこれらの触媒元素を導入し、その後、これを適当な温度、典型的には580℃以下の温度で、また、8時間以内の熱アニールによって結晶化させることができる。

【0008】これら触媒元素を被膜状に形成する場合においては、触媒元素濃度は十分に低いことから、膜厚は極めて薄いものとなる。このような被膜の形成方法としては、スパッタリング、真空蒸着等の真空装置を用いる方法の他に、スピンコーティング法、ディップ(浸漬)法のような大気圧中でおこなれる方法も簡便で生産性が高い。この場合には、触媒元素を含有する酢酸塩、硝酸塩、有機酸塩等を適当な溶媒に溶かして、適切な濃度に調整したものを用いればよい。

【0009】 当然のことであるが、アニール温度が高いほど結晶化時間は短いという関係がある。また、ニッケル、鉄、コバルト、白金の濃度が大きいほど結晶化温度が低く、結晶化時間が短いという関係がある。本発明人の研究では、熱平衡的に結晶化を進行させるには、これらのうちの少なくとも1つの元素の濃度が $1 \times 10^{17}$  c m-3またはそれ以上、好ましくは $5 \times 10^{18}$  c m-3以上存在することが必要であることがわかった。

【0010】しかし、上記触媒材料はいずれもシリコンにとっては好ましくない材料であるので、できるだけその濃度が低いことが望まれる。本発明人は、これらの触媒物質を有する被膜をレーザーもしくはそれと同等な強光によって照射することによって、熱平衡的な結晶化に必要な触媒元素の濃度よりもはるかに少量、典型的には1/10以下で著しい結晶成長が得られることを見いだした。

【0011】具体的には、これらの触媒元素の濃度を、 $1\times10^{15}\sim1\times10^{19}\,\mathrm{cm}^{-3}$ 、好ましくは $1\times10^{16}\sim5\times10^{17}\,\mathrm{cm}^{-3}$ とし、これに適当なエネルギーのレーザーもしくはそれと同等な強光を照射することによって結晶化を促進できる。レーザーもしくはそれと同等な強光のエネルギー密度は、照射される光源の波長、パルス幅、アモルファスシリコン(もしくは結晶性シリコン)の膜の温度等に依存する。例えば、アモルファスシリコンの温度は $100\sim450$ ℃、好ましくは $250\sim10$ 

350℃とすると、より少量の触媒元素濃度で結晶化を 達成することができた。

【0012】本発明では、上記の触媒材料による結晶化 の特徴を生かして、アモルファスシリコン膜を形成し て、触媒元素を有する材料を密着させ、あるいは混入さ せ、ついでレーザーもしくはそれと同等な強光を照射す ることによって結晶化したシリコン膜を得る。この際 に、基板上の一部に選択的に触媒元素を有する材料を密 着させ、あるいは混入させ、ついでレーザーもしくはそ れと同等な強光を照射すること、あるいはレーザーもし くはそれと同等な強光を走査させることによって結晶性 の異なるシリコン膜を同一基板上に形成することもでき る。また、レーザー照射前に、350~650℃、好ま しくは400~550℃で1~24時間、好ましくは2 ~8時間程度、予備的なアニールをおこなってもよい。 【0013】かくすることにより、結晶化の程度を向上 せしめることが可能であり、また、熱的なアニールだけ では除去できない結晶粒界の障壁を弱め、粒界に残存す るアモルファス成分をも結晶化させることができた。ま た、このような方法を採用する場合には、熱的なアニー ルによる結晶化の度合いが低くても、その後のレーザー 照射によって完全な結晶化を成就することができるの で、使用される触媒元素の濃度を低下せしめることがで きる。

【0014】本発明においては、レーザー等の照射前の予備的なアニールの有無に関わらず、触媒元素の添加された領域の結晶性は、その後のレーザー等の照射によって、触媒元素の少ない領域よりも向上する。しかも、得られるTFTの特性は、従来の一般的なレーザーアニール(アモルファスシリコン膜のレーザー照射)法によるものに比較すると、同じ程度、もしくはそれ以上の特性であった。さらにレーザー等のエネルギーを通常のレーザーアニールに比較して低めに抑えることにより、このような特性が安定して得られた。 一方、触媒元素の添加されていない領域でもレーザー照射によって結晶化が成就されたが、この場合もレーザー等のエネルギーを通常のレーザーアニールに比較して低めに抑えることにより、特性が安定して得られた。

【0015】このような特長を利用すれば、触媒元素の少ない領域をアクティブマトリクス回路の画素回路等の低リークTFTに用い、触媒元素の多い領域を周辺駆動回路等の高速TFTとして用いることが可能である。この結果、低リーク電流と高速動作という矛盾するトランジスタを有する回路を同一基板上に同時に形成することもできる。

【0016】本発明では、低リーク電流が要求されるTFTを形成する部分の触媒元素の濃度は、高速TFTを形成する部分の触媒元素の濃度よりも小さいことが要求されるが、それに加えて、両者の差をより明確にするためには、また、よりリーク電流を低下させるためには、

低リーク電流が要求されるTFTの活性領域の触媒元素の濃度は $1 \times 10^{15}$  c  $m^{-3}$ 未満であることが望まれる。以下に実施例を用いて、より詳細に本発明を説明する。

以下に実施例を用いて、より詳細に本光明を記切する。 【0017】 〔実施例1〕 図1に本実施例の作製工程の断面図を示す。まず、基板(3-2000 Åの酸化 住素の下地膜11を形成した。さらに、プラズマCVD 法によって、厚さ $500\sim1500$  Å、例えば500 Å の真性(1型)のアモルファスシリコン膜12を堆積した。連続して、スパッタリング法によって、ニッケルを $1\times10^{18}$  c m $^{-3}$ 含むシリコン膜(厚さ $5\sim200$  Å、例えば50 Å) 13 を図に示すように選択的に形成した。このニッケル膜13 の形成にはリフトオフ法を用いた。なお、スパッタリング法の代わりに、スピンコーティング法を用いてもよい。(図1 (A))

【0018】次に、アモルファスシリコン膜12に全面 にレーザー光を照射して、結晶化をおこなった。レーザ 一としてはKrFエキシマーレーザー(波長248n m、パルス幅20nsec)を用いたが、その他のレー ザー、例えば、XeFエキシマーレーザー (波長353 nm)、XeClエキシマーレーザー(波長308n m)、ArFエキシマーレーザー(波長193nm)等 を用いてもよい。レーザーのエネルギー密度は、200 ~500mJ/c $m^2$ 、例えば350mJ/c $m^2$ と し、1か所につき2~10ショット、例えば2ショット 照射した。レーザー照射時に、基板を100~450 ℃、例えば、300℃に加熱した。この結果、アモルフ ァスシリコン膜は全面的に結晶化したが、珪化ニッケル 膜13の下方のシリコン膜12aではニッケルが結晶化 を促進させたので、その他の領域のシリコン膜12bよ りも結晶性が良好であった。(図1(B))

【0019】このようにして得られたシリコン膜をフォ トリソグラフィー法によってパターニングし、島状シリ コン領域14a (周辺駆動回路領域) および14b (マ トリクス領域)を形成した。さらに、スパッタリング法 によって厚さ1000人の酸化珪素膜15をゲイト絶縁 膜として堆積した。スパッタリングには、ターゲットと して酸化珪素を用い、スパッタリング時の基板温度は2 00~400℃、例えば350℃、スパッタリング雰囲 気は酸素とアルゴンで、アルゴン/酸素=0~0.5、 例えば0. 1以下とした。引き続いて、減圧CVD法に よって、厚さ3000~8000Å、例えば6000Å のシリコン膜(0.1~2%の燐を含む)を堆積した。 なお、この酸化珪素15とシリコン膜の成膜工程は連続 的におこなうことが望ましい。そして、シリコン膜をパ ターニングして、ゲイト電極16a、16b、16cを 形成した。(図1(C))

【0020】次に、プラズマドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物(燐およびホウ素)を注入した。ドーピングガスとして、フォス

フィン(PH3) およびジボラン(B2 H6) を用い、前者の場合は、加速電圧を $60\sim90\,\mathrm{k\,V}$ 、例えば $80\,\mathrm{k\,V}$ 、後者の場合は、 $40\sim80\,\mathrm{k\,V}$ 、例えば $65\,\mathrm{k\,V}$  とした。ドーズ量は $1\times10^{15}\sim8\times10^{15}\,\mathrm{c\,m^{-2}}$ 、例えば、 がを $2\times10^{15}\,\mathrm{c\,m^{-2}}$ 、本ウ素を $5\times10^{15}$ とした。この結果、N型の不純物領域17a、P型の不純物領域17b および17c が形成された。

【0021】その後、レーザーアニールによって、不純物を活性化させた。レーザーとしてはKrFTキシマーレーザー(波長248nm、パルス幅20nsec)を用いたが、その他のレーザー、例えば、XeFTキシマーレーザー(波長353nm)、XeC1Tキシマーレーザー(波長308nm)、ArFTキシマーレーザー(波長193nm)等を用いてもよい。レーザーのエネルギー密度は、200~400mJ/cm²、例えば250mJ/cm²とし、1か所につき2~10ショット、例えば2ショット照射した。レーザー照射時に、基板を100~450℃、例えば、250℃に加熱した。こうして不純物領域17a~17cを活性化した。(図1(D))

【0022】続いて、厚さ6000Åの酸化珪素膜 18 を層間絶縁物としてプラズマCVD法によって形成し、さらに、スパッタリング法によって厚さ $500\sim100$  OÅ、例えば800Åのインジウム錫酸化膜(ITO)を形成し、これをパターニングして画素電極 19 を形成した。次に層間絶縁物にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によって周辺駆動回路TFTの電極・配線 20 a、20 b、20 c、マトリクス画素回路TFTの電極・配線 2 0 d、20 e を形成した。最後に、1 気圧の水素雰囲気で 350 C、30 分のアニールをおこなった。以上の工程によって半導体回路が完成した。(図 1 (E))

【0023】本実施例で得られたTFTの活性領域に含まれるニッケルの濃度を2次イオン質量分析(SIMS)法によって分析したところ、周辺駆動回路領域のTFTからは $1\times10^{17}\sim5\times10^{17}\,\mathrm{cm}^{-3}$ のニッケルが、また、画素回路のTFTからは測定限界( $1\times10^{16}\,\mathrm{cm}^{-3}$ )以下のニッケルが検出された。

【0024】 〔実施例2〕 図2に本実施例の作製工程の断面図を示す。基板(コーニング7059)21上に、スパッタリング法によって、厚さ2000点の酸化 珪素膜22を形成した。次に、プラズマCVD法によって、厚さ200~1500点、例えば500点のアモルファスシリコン膜23を堆積した。そして、アモルファスシリコン膜23を埋積した。そして、アモルファスシリコン膜23を埋積した。そして、アモルファスシリコン膜23を埋積した。そして、アモルファスシリコン膜23を埋積した。そして、アモルファスシリコン膜23を埋積した。そして、アモルファスシリコン膜23を堆積した。そして、アモルファスシリコン膜23を堆積した。そして、図表によって選択的にニッケルイオンを注入し、ニッケルが1×10 $^{15}$ ~1×10 $^{18}$ cm $^{-3}$ 、例えば、5×10 $^{16}$ cm $^{-3}$ だけ含まれるような領域25を作製した。この領域25の深さは200~500点とし、加速エネルギーはそれに合わせて最適なものを選択し

た。本実施例のようにイオン注入法を用いることは、実施例1に比べてニッケルの濃度を制御する上で有利であった。(図2(A))

【0025】次に、基板を窒素雰囲気中で350~650℃、好ましくは400~550℃、例えば500℃、2時間のアニールをおこなった。この結果、ニッケルのドープされた領域では予備的に結晶化が進行した。その後、アモルファスシリコン膜23の全面に選択的にレーザー光を照射して、その領域の結晶化をおこなった。レーザーとしてはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を用いた。レーザーのエネルギー密度は、200~500mJ/cm²、例えば350mJ/cm² とし、1か所につき2~10ショット、例えば2ショット照射した。レーザー照射時に、よれた領域23aの方が、そうでない領域23bよりも結晶性が良好であった。(図2(B))

【0026】その後、このシリコン膜をパターニングして、島状シリコン領域26a(周辺駆動回路領域)および26b(マトリクス画素回路領域)を形成した。さらに、テトラ・エトキシ・シラン(Si(OC

 $_2$   $_{1}$   $_{2}$   $_{1}$   $_{3}$   $_{4}$   $_{4}$   $_{1}$   $_{1}$   $_{1}$   $_{2}$   $_{1}$   $_{2}$   $_{1}$   $_{2}$   $_{1}$   $_{2}$   $_{1}$   $_{1}$   $_{2}$   $_{1}$   $_{2}$   $_{1}$   $_{2}$   $_{1}$   $_{2}$   $_{1}$   $_{2}$   $_{1}$   $_{2}$   $_{2}$   $_{1}$   $_{2}$   $_{3}$   $_{4}$   $_{1}$   $_{1}$   $_{2}$   $_{2}$   $_{1}$   $_{2}$   $_{2}$   $_{2}$   $_{2}$   $_{3}$   $_{4}$   $_{2}$ 

【0027】引き続いて、スパッタリング法によって、厚さ6000~8000 Å、例えば6000 Åのアルミニウム膜(2%のシリコンを含む)を堆積した。アルミニウムの代わりにタンタル、タングステン、チタン、モリブテンでもよい。なお、この酸化珪素 27 とアルミニウム膜の成膜工程は連続的におこなうことが望ましい。そして、アルミニウム膜をパターニングして、TFTのゲイト電極 28a、28b、28c を形成した。さらに、このアルミニウム配線の表面を陽極酸化して、表面に酸化物層 29a、29b、29c を形成した。陽極酸化は、酒石酸の1~5%エチレングリコール溶液中でおこなった。得られた酸化物層の厚さは 2000 Åであった。(図 2 (C))

【0028】次に、プラズマドーピング法によって、シ

リコン領域に不純物(燐)を注入した。ドーピングガスとして、フォスフィン( $PH_3$ )を用い、加速電圧を60~90kV、例えば80kVとした。ドーズ量は $1\times10^{15}\sim8\times10^{15}\,c\,m^{-2}$ 、例えば、 $2\times10^{15}\,c\,m^{-2}$ とした。このようにしてN型の不純物領域30aを形成した。さらに、今度は左側のTFT(Nチャネル型TFT)をフォトレジストでマスクして、再び、プラズマドーピング法で右側の周辺回路領域TFTのシリコン領域に不にいたが、ボラン( $B_2$   $H_6$ )を用い、加速電圧を50~80kV、例えば65kVとした。ドーズ量は $1\times10^{15}\sim8\times10^{15}\,c\,m^{-2}$ とした。このようにしてP型の不純物領域30b、30cを形成した。

【0029】その後、レーザーアニール法によって不純物の活性化をおこなった。レーザーとしてはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を用いた。レーザーのエネルギー密度は、 $200~400mJ/cm^2$ 、例えば $250mJ/cm^2$ とし、1か所につき2~10ショット、例えば2ショット照射した。(図2(D))

【0030】続いて、層間絶縁物として厚さ2000点の酸化珪素膜31をTEOSを原料とするプラズマCVD法によって形成し、さらに、スパッタリング法によって、厚さ500~1000点、例えば800点のインジウム錫酸化膜(ITO)を堆積した。そして、これをエッチングして画素電極32を形成した。さらに、層間絶縁物31ににコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によって周辺ドライバー回路TFTのソース、ドレイン電極・配線33点、33b、33cおよび画素回路TFTの電極・配線33d、33eを形成した。以上の工程によって半導体回路が完成した。(図2(E))

【0031】作製された半導体回路において、周辺ドライバー回路領域のTFTの特性は従来のレーザー結晶化によって作製されたものとは何ら劣るところはなかった。例えば、本実施例によって作成したシフトレジスタは、ドレイン電圧15Vで11MHz、17Vで16MHzの動作を確認できた。また、信頼性の試験においても従来のものとの差を見出せなかった。さらに、マトリクス領域のTFT(画素回路)の特性に関しては、リーク電流は10<sup>-13</sup> A以下であった。

#### [0032]

【発明の効果】本発明によって、例えば、上記実施例に示した如く、同一基板上に、高速動作が可能なTFTと低リーク電流を特徴とするTFTを形成することができた。これを液晶ディスプレーに応用した場合には、量産性の向上と特性の改善が図られる。もちろん、どちらか一方の特長を示すTFTのみを1枚の基板上に形成する

ことも可能である。このように本発明は工業上有益な発明である。

# 【図面の簡単な説明】

【図1】 実施例1の作製工程断面図を示す。

【図2】 実施例2の作製工程断面図を示す。


【図3】 モノリシック型アクティブマトリクス回路の構成例を示す。

# 【符号の説明】


10・・・基板

11・・・下地絶縁膜(酸化珪素)

【図1】



[図3]



12・・・アモルファスシリコン膜

13・・・ニッケルを含むシリコン膜

14・・・島状シリコン領域

15・・・ゲイト絶縁膜(酸化珪素)

16・・・ゲイト電極(燐ドープされたシリコン)

17・・・ソース、ドレイン領域


18・・・層間絶縁物(酸化珪素)

19···画素電極(ITO)

20・・・金属配線・電極(窒化チタン、アルミニウ

ム)

[図2]



### フロントページの続き

(51) Int. Cl. <sup>5</sup>	識別記号  庁内整理番号	FΙ	技術表示箇所
H 0 1 L 21/20	8122 -4 M		
21/265			
21/324	Z = 8617 - 4M		
21/336			·
	9056 -4 M	HO1L 29/78	3 1 1 Y